1. 如何在altiumdesigner中實現兩片ddr等長走線
關注這個問題
2. AD17,覆銅操作與非網路的間隔拐角是直角,怎麼調到圓弧
拉線的時候，按 Shift+空格，即可在幾種不同的拐角模式間切換。
3. Altium designer pcb蛇形走線怎麼設置
在布線時候，按下Shift+A鍵便可開始布蛇形線，按「1」，「2」可以調整其拐角，按「,」「。」鍵可以調整其振幅
選擇 工具(T)-等長調節(R)之後滑鼠變為十字狀，點擊某條線從點擊的位置開始走蛇形線，此時點擊TAB鍵，進入設置對話框，在右上角選擇基準，選擇要與之等長的線為基準，該線要是最長的一條線,注意該線不一定必須為直線，然後點擊「確定」，開始走線，快捷鍵按照上面說的。
在實際的高速系統當中，時鍾信號和數據信號都是同步的從主晶元中發送出來的，如果我們的PCB走線設計很差，時鍾信號和數據信號的長度相差很大，那麼很容易就能造成數據的錯誤采樣，那麼整個系統也就不會正常工作了。要解決這個問題怎麼辦呢?很自然的我們就會想到，把長度短的走線加長，讓同組的走線長度差不多，那不就延遲一樣了?那怎麼把走線加長呢?繞唄!這就是蛇形線在高速系統中的主要作用。繞線，等長。就是這么簡單。蛇形線就是用來繞等長的，通過畫蛇形線，我們能讓同組信號實現等長，這樣在接收晶元接收到信號後就不會由於PCB走線上的不同延時造成數據的錯采了。蛇形線和其他PCB板上的走線一樣，都是用來連接信號的，只是走的長一些而已，無它。所以蛇形線並不高深，也沒多復雜。既然和其他走線一樣，那麼一些常用的布線規則對蛇形線也是適用的，同時由於蛇形線的特殊結構，在布線時要注意到，比如盡量讓蛇形線相互平行的部分遠一點，短一點，也就是俗話說的繞大彎，不要在小范圍內繞的太密太小。這都有助於減小信號干擾。蛇形線由於人工的增加了線長，對信號必然是有壞的影響的，所以在系統中只要能滿足時序要求，能不用就不要用。有些工程師凡是用到DDR或者用到高速信號就會去做全組等長，蛇形線滿板飛，似乎這樣就是更好的布線，實際上這是偷懶不負責任的表現。很多不需要繞線的地方繞線了，浪費了板子的面積不說，也降低了信號質量。我們應該根據實際的信號速度要求計算延遲的冗餘度，從而確定好板子的布線規則。
除了等長的作用以外，看到網路上的文章中經常提到蛇形線的其他幾個作用，這里也簡單說一下。
1、 經常看到的一個說法是阻抗匹配的作用。這個說法很奇怪，PCB走線的阻抗和線寬有關，和介電常數有關，和參考平面的距離有關，什麼時候和蛇形線有關了?走線的形狀什麼時候影響到阻抗了?不知道這個說法的源頭是從哪來的。
2、 還有說是濾波的作用。這個作用不能說沒有，但是在數字電路裡面應該沒有濾波的作用或者說在數字電路裡面我們是不需要用到這個功能的。在射頻電路里，蛇形的走線能形成一個LC電路，如果說對一定頻率的信號有濾波作用那還是說的過去的。
3、 接收天線。這個可以有。在有些手機或者收音機上我們都能看到這個作用。有些天線就是用PCB走線來做的。
4、 電感。這個可以有。本來PCB上的所有走線都有寄生電感。要做一些PCB電感是可以實現的。
5、 保險絲。這個作用讓我百思不得其解。短而窄的蛇形線怎麼起到保險絲的作用呢?電流一大就燒斷?那板子不是廢了，這個保險絲的代價太大了吧，實在想不明白會在什麼樣的應用中用到。
通過上面的介紹我們可以明確，在模擬或者射頻電路當中，蛇形線有些特殊作用，這是微帶線特性決定的。而在數字電路設計當中，蛇形線就是用來做等長實現時序匹配的作用。並且，蛇形線會對信號質量產生影響，所以在系統中應該明確系統需求，根據實際要求計算系統冗餘，謹慎使用蛇形線。
4. 如何在AltiumDesigner中實現兩片DDR等長走線
以ARM，DSP等SOC為核心的電子系；DDR/DDRIISDRAM的pad之間的網路定；下面以一個項目中DRAM_A0~A3四根信號線的；一，在From-ToEditor中定義DRAM_；（U7-M8：U23-N12），生成DRAM_A；同樣的方法生成第二個FromTo，U23-N12；二，添加FromTo類DRAM_ADD；在FromToCla
如圖所示，以ARM，DSP等SOC為核心的電子系統中，經常存在兩片或者以上的DDR/DDRII SDRAM。考慮到DDR/DDRII SDRAM的運行頻率一般都比較高，在做PCB layout的時候需要等長布線來保證DDR/DDRII SDRAM的讀寫時序。對於包含兩片及以上DDR/DDRII SDRAM的系統，這里要求的等長布線有兩層含義。拿ADDRESS信號來講，第一層含義要求從SOC的某一個ADDRESS的pad到每一塊兒DDR/DDRII SDRAM對應的pad之間的長度要相等（A+B = A+C），第二層含義要求SOC的所有ADDRESS的pad到對應DDR/DDRII SDRAM的pad之間的長度要相等（所有的A+B = 所有的A+C）。但在Altium Designer中，SOC的某一ADDRESS pad與對應
DDR/DDRII SDRAM的pad之間的網路定義是唯一的（也就是A，B，C擁有同樣的網路名稱），網路的長度定義為（A+B+C），無法准確知道A，B和C的長度。那如何在Altium Designer中實現DDR/DDRII SDRAM的等長布線呢？下面以一個項目中DRAM_A0 ~ A3四根信號線的等長設計為例，介紹在Altium Designer中實現DDRII SDRAM的等長布線。U23為CPU，U7和U8為兩片DDRII SDRAM。DRAM_A0 ~ A3為低四位地址信號。
下面以一個項目中DRAM_A0 ~ A3四根信號線的等長設計為例，介紹在Altium Designer中實現DDRII SDRAM的等長布線。U23為CPU，U7和U8為兩片DDRII SDRAM。DRAM_A0 ~ A3為低四位地址信號。
一，在From-To Editor中定義DRAM_A0 ~ A3的From To。在From-To Editor中，選擇DRAM_A0，則可以看到DRAM_A0這個網路上有三個節點。分別是U23-N12, U7-8和U8-8。在節點列表裡選中U23-N12和U7-M8，然後點擊按鈕 Add From To DRAM_A0
（U7-M8：U23-N12），生成DRAM_A0的第一個From-To。然後按
同樣的方法生成第二個From To，U23-N12和U8-M8。（如面兩個圖所示）後面就按照同樣的步驟，依次生成DRAM_A1~A3的From To。
二，添加From To類DRAM_ADD
在From To Classes中，添加一個新的名字為DRAM_ADD的類，然後將DRAM_A0 ~ A3所有的From To都添加到這個類里。如下圖所示：
三，找出最長的走線，作為等長布線的基準線。首先列出DRAM_A0 ~ A3各net的長度和所有From To的長度。找到最長的From To的長度 - 1944mil（為了方便計算，取整數），以及對應的net - DRAM_A0 - 的長度2263mil和另外一個From To的長
度 1587mil。最後根據這三個長度確定出ADDRESS net的等長布線的
三億文庫3y.uu456.com包含各類專業文獻、幼兒教育、小學教育、高等教育、中學教育、生活休閑娛樂、應用寫作文書、行業資料、各類資格考試、如何在AltiumDesigner中實現兩片DDR等長走線_圖文64等內容。
5. AD17沒有網路表的時候怎樣布線
方法如下：
可以用普通的畫線工具畫，這種線不帶網路，另一種方法就是給焊盤賦予網路，可以通過原理圖導入，也可以在pcb那裡選設計>網路表->編輯網路->添加具體的網路名稱，然後按住shift鍵選出你想賦予同一網路的焊盤，選好後雙擊，在列表處批量改變NET，不過這樣比較麻煩，只適用於簡單的pcb板，最好還是畫出原理圖再update到pcb，而且調試板子有原理圖也比較好分析，如果是抄板，直接用普通的線連就好，沒必要看網路。
6. AD17.0鋪銅間距（GND和其他網路的間距）怎麼設置
Altium Designer 15就是這樣的，沒有別的方法，我現在使用Altium Designer 15畫好之後，再用Altium Designer 10去鋪銅