1. 如何在altiumdesigner中实现两片ddr等长走线
关注这个问题
2. AD17,覆铜操作与非网络的间隔拐角是直角,怎么调到圆弧
拉线的时候，按 Shift+空格，即可在几种不同的拐角模式间切换。
3. Altium designer pcb蛇形走线怎么设置
在布线时候，按下Shift+A键便可开始布蛇形线，按“1”，“2”可以调整其拐角，按“,”“。”键可以调整其振幅
选择 工具(T)-等长调节(R)之后鼠标变为十字状，点击某条线从点击的位置开始走蛇形线，此时点击TAB键，进入设置对话框，在右上角选择基准，选择要与之等长的线为基准，该线要是最长的一条线,注意该线不一定必须为直线，然后点击“确定”，开始走线，快捷键按照上面说的。
在实际的高速系统当中，时钟信号和数据信号都是同步的从主芯片中发送出来的，如果我们的PCB走线设计很差，时钟信号和数据信号的长度相差很大，那么很容易就能造成数据的错误采样，那么整个系统也就不会正常工作了。要解决这个问题怎么办呢?很自然的我们就会想到，把长度短的走线加长，让同组的走线长度差不多，那不就延迟一样了?那怎么把走线加长呢?绕呗!这就是蛇形线在高速系统中的主要作用。绕线，等长。就是这么简单。蛇形线就是用来绕等长的，通过画蛇形线，我们能让同组信号实现等长，这样在接收芯片接收到信号后就不会由于PCB走线上的不同延时造成数据的错采了。蛇形线和其他PCB板上的走线一样，都是用来连接信号的，只是走的长一些而已，无它。所以蛇形线并不高深，也没多复杂。既然和其他走线一样，那么一些常用的布线规则对蛇形线也是适用的，同时由于蛇形线的特殊结构，在布线时要注意到，比如尽量让蛇形线相互平行的部分远一点，短一点，也就是俗话说的绕大弯，不要在小范围内绕的太密太小。这都有助于减小信号干扰。蛇形线由于人工的增加了线长，对信号必然是有坏的影响的，所以在系统中只要能满足时序要求，能不用就不要用。有些工程师凡是用到DDR或者用到高速信号就会去做全组等长，蛇形线满板飞，似乎这样就是更好的布线，实际上这是偷懒不负责任的表现。很多不需要绕线的地方绕线了，浪费了板子的面积不说，也降低了信号质量。我们应该根据实际的信号速度要求计算延迟的冗余度，从而确定好板子的布线规则。
除了等长的作用以外，看到网络上的文章中经常提到蛇形线的其他几个作用，这里也简单说一下。
1、 经常看到的一个说法是阻抗匹配的作用。这个说法很奇怪，PCB走线的阻抗和线宽有关，和介电常数有关，和参考平面的距离有关，什么时候和蛇形线有关了?走线的形状什么时候影响到阻抗了?不知道这个说法的源头是从哪来的。
2、 还有说是滤波的作用。这个作用不能说没有，但是在数字电路里面应该没有滤波的作用或者说在数字电路里面我们是不需要用到这个功能的。在射频电路里，蛇形的走线能形成一个LC电路，如果说对一定频率的信号有滤波作用那还是说的过去的。
3、 接收天线。这个可以有。在有些手机或者收音机上我们都能看到这个作用。有些天线就是用PCB走线来做的。
4、 电感。这个可以有。本来PCB上的所有走线都有寄生电感。要做一些PCB电感是可以实现的。
5、 保险丝。这个作用让我百思不得其解。短而窄的蛇形线怎么起到保险丝的作用呢?电流一大就烧断?那板子不是废了，这个保险丝的代价太大了吧，实在想不明白会在什么样的应用中用到。
通过上面的介绍我们可以明确，在模拟或者射频电路当中，蛇形线有些特殊作用，这是微带线特性决定的。而在数字电路设计当中，蛇形线就是用来做等长实现时序匹配的作用。并且，蛇形线会对信号质量产生影响，所以在系统中应该明确系统需求，根据实际要求计算系统冗余，谨慎使用蛇形线。
4. 如何在AltiumDesigner中实现两片DDR等长走线
以ARM，DSP等SOC为核心的电子系；DDR/DDRIISDRAM的pad之间的网络定；下面以一个项目中DRAM_A0~A3四根信号线的；一，在From-ToEditor中定义DRAM_；（U7-M8：U23-N12），生成DRAM_A；同样的方法生成第二个FromTo，U23-N12；二，添加FromTo类DRAM_ADD；在FromToCla
如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统，这里要求的等长布线有两层含义。拿ADDRESS信号来讲，第一层含义要求从SOC的某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要相等（A+B = A+C），第二层含义要求SOC的所有ADDRESS的pad到对应DDR/DDRII SDRAM的pad之间的长度要相等（所有的A+B = 所有的A+C）。但在Altium Designer中，SOC的某一ADDRESS pad与对应
DDR/DDRII SDRAM的pad之间的网络定义是唯一的（也就是A，B，C拥有同样的网络名称），网络的长度定义为（A+B+C），无法准确知道A，B和C的长度。那如何在Altium Designer中实现DDR/DDRII SDRAM的等长布线呢？下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。
下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。
一，在From-To Editor中定义DRAM_A0 ~ A3的From To。在From-To Editor中，选择DRAM_A0，则可以看到DRAM_A0这个网络上有三个节点。分别是U23-N12, U7-8和U8-8。在节点列表里选中U23-N12和U7-M8，然后点击按钮 Add From To DRAM_A0
（U7-M8：U23-N12），生成DRAM_A0的第一个From-To。然后按
同样的方法生成第二个From To，U23-N12和U8-M8。（如面两个图所示）后面就按照同样的步骤，依次生成DRAM_A1~A3的From To。
二，添加From To类DRAM_ADD
在From To Classes中，添加一个新的名字为DRAM_ADD的类，然后将DRAM_A0 ~ A3所有的From To都添加到这个类里。如下图所示：
三，找出最长的走线，作为等长布线的基准线。首先列出DRAM_A0 ~ A3各net的长度和所有From To的长度。找到最长的From To的长度 - 1944mil（为了方便计算，取整数），以及对应的net - DRAM_A0 - 的长度2263mil和另外一个From To的长
度 1587mil。最后根据这三个长度确定出ADDRESS net的等长布线的
三亿文库3y.uu456.com包含各类专业文献、幼儿教育、小学教育、高等教育、中学教育、生活休闲娱乐、应用写作文书、行业资料、各类资格考试、如何在AltiumDesigner中实现两片DDR等长走线_图文64等内容。
5. AD17没有网络表的时候怎样布线
方法如下：
可以用普通的画线工具画，这种线不带网络，另一种方法就是给焊盘赋予网络，可以通过原理图导入，也可以在pcb那里选设计>网络表->编辑网络->添加具体的网络名称，然后按住shift键选出你想赋予同一网络的焊盘，选好后双击，在列表处批量改变NET，不过这样比较麻烦，只适用于简单的pcb板，最好还是画出原理图再update到pcb，而且调试板子有原理图也比较好分析，如果是抄板，直接用普通的线连就好，没必要看网络。
6. AD17.0铺铜间距（GND和其他网络的间距）怎么设置
Altium Designer 15就是这样的，没有别的方法，我现在使用Altium Designer 15画好之后，再用Altium Designer 10去铺铜